PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02-242229 (43)Date of publication of application: 26.09.1990

(51)Int.CI. G02F 1/136 G09F 9/30 G09F 9/35 H01L 21/336 H01L 27/12

H01L 29/784

(21)Application number: 01–062044 (71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing: 16.03.1989 (72)Inventor: HAYASHI SHINICHIRO

SENDA KOJI

YAMAMOTO ATSUYA

FUJII EIJI


EMOTO FUMIAKI

(54) PRODUCTION OF LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To prevent the electrostatic breakdown of TFTs generated by the generation of static electricity and to provide the production process having high reliability by including a stage for connecting the signal lines between a picture element part, perpendicular scanning circuit, horizontal scanning circuit, and bonding pads by a common shorting line in the production process.

CONSTITUTION: The stage for connecting the picture element part 22 constituted of plural picture elements having thin—film transistors, the perpendicular scanning circuit 23 and horizontal scanning circuit 24 for controlling the driving of the picture elements and the bonding pads 12 by the common shorting line 14 is included in the production process for the liquid crystal display device which forms the picture element 22, the perpendicular scanning circuit 23, the horizontal scanning circuit 24, and the bonding pads 12, etc., on a substrate. The same potential is attained between the



terminals in this way and the electrostatic breakdown of the TFTs is prevented even if the static electricity is generated during the liquid crystal stage and, therefore, the yield of production is improved and the liquid crystal display device having the high reliability is obtd.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

@ 公 開 特 許 公 報 (A) 平2-242229

fint, Cl. 5	識別記号	庁内整理番号	@公開	平成2年(1990)9月26日
G 02 F 1/136 G 09 F 9/30 9/35	5 0 0 3 3 8	7370-2H 6422-5C 6422-5C		
H 01 L 21/336 27/12	A	7514-5F		
29/784		8624-5F H 01 審査請求	,	3 1 1 Z 清求項の数 1 (全 6 頁)

液晶表示装置の製造方法 60発明の名称

> 頭 平1-62044 团特

②出 願 平1(1989)3月16日

ėß @発明者 林 耕司 千 田 @発 明 者 敦 也 山本 @発明 奢 英 治 藤 井 700発明 者 文 昭 江 本 @発明 者 松下電子工業株式会社 の出 題 人 弁理士 星野 恒司 70代 理 人

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地

- 液晶表示装置の製造方法 1. 発明の名称
- 2. 特許請求の範囲

差板上に、溶膜トランジスタを有する顕素拡数 により構成する画楽部、その画素を駆動制御する 垂直走査回路および水平走査回路、およびポンデ ィング・パッド等を形成する液晶表示装置の製造 方法において、上記顕素部、垂直走査団路、水平 走査回路およびポンディング・パッド等間の信号 線を共通の短絡線により接続する製造工程を含む ことを特徴とする液晶表示装匠の製造方法。

3. 発明の詳細な説明

《産業上の利用分野》

本発明は、ラップトップパソコン等の表示裁闘 として用いる故事表示装置の製造方法に関する。 (従来の技術)

近年、液品表示装置は軽量、痔形、低消費電力、 あるいは妊価格等の特徴を有して、従来のCRT 表示装置に代って小型、軽量、平板性が要求され

るラップトップパソコン、あるいは可能型測定器 等の表示装置に用いられるようになった。

第4回は、そのような液晶表示袋器の振略平面 図、第5回は第4回要部の画素部の部分新面図で、 これらの図を参照して従来の液品表示装置の製造 方法を説明する。

寅図において、40は石英基板、41はゲート酸化 膜、42はゲート電極、43はゲート信号線、44はソ ース領域、45はドレイン領域、46は層面絶縁膜、 47はソース・コンタクト、48はドレイン・コンタ クト、49はソース借号線、50はポンディング・パ ッド、51はコンタクト酸、52は函素電極、53は保 護謨、54は被品配向際、55は共通電徳、58は上面 ガラス板、57は液晶、58は電素部、59は重直走査 回路、60は水平走査回路である。

まず、第5回を参照して、石英基板40上に形成 させたポリシリコン層をフォトレジストをマスク にして、ドライエッチングすることによりトラン ジスタ領域を形成し、この上にチャネル領域を形 成するために熱酸化シリコン暦を形成させ、フォ

特開平2-242229 (2)

トレジストをマスクにドライエッチングしてチャネル領域上にゲート酸化級41を形成する。

次に石英基板40上にポリシリコン層を形成し、フォトレジストをマスクにしてドライエッチングすることによってポリシリコンによるゲート電便42とゲート信号線43(第4回)を形成する。その後フォトレジストをマスクにしてトランジスタ領域上にP*またはAs*をイオン注入し、n*領域のソース領域44とドレイン領域45とを形成する。

さらに、ソース・コンタクト用の窓とドレイン・コンタクト用の窓を形成した層間絶線数46を、酸化シリコン膜(NSG: Non-doped Silicate Glass)により形成し、A2-Si合金膜によるソース・コンタクト47およびドレイン・コンタクト48を形成すると同時に、ソース信号線49とボンディング・パッド50(第4回)を形成させる。

その後Cr等によるコンタクト級51を形成してから、酸化インジウム編(Indium Tin Oxide ~以下ITOと記す)膜等による西索電便52を形成し、窓化シリコン膜による保設膜53を形成する。

(課題を解決するための手段)

本発明は上記の目的を、基板上に、薄膜トランジスタを有する画素複数により構成する両素部、その国素を駆動制御する重直走査回路および水平走査回路、およびボンディング・パッド等を形成する被晶表示装置の製造方法において、上記画素部、垂直走査回路、水平走査回路およびボンディング・パッド等間の信号線を共通の短絡線により接続する製造工程を含む製造方法によって達成する。

(作用)

本発明は被暴工程中、西素部や重直走を回路、 水平走を回路を構成するTFTの娘子を短絡して 製造する工程を有するから、製造中婦子間に配位 差がなく、したがって被暴工程中に静電気が発生 してもTFTの静電破緩が阻止される。

(実筋例)

以下、本発明の被暴表示装置の製造方法を図面を用いて一実施例により説明する。

第1回は本発明の一実施例の製造過程における

このようにCMOSプロセスで第4回に示す函数 部58を形成すると同時に、遠直走姿回路59および 水平走姿回路60(第4回)を形成する。

その後、被品工程において第4回の画楽部58上に被品配向膜54(第5回)を形成しラビングして被 版57の注入後、石英族板40と対向する共通電極55 を形成した上面ガラス板56を接着し被品57を封止 することにより被品表示装置が製造される。

(発明が解決しようとする課題)

しかしながら、上記従来の製造方法では被品工程で被品配向談54のラビングや、被品注入の際に静電気が発生することがあり、それは画素部58や重直走変回路59、水平走変回路60を構成する稼職トランジスタ(TFT:Thin Film Transistor)を静電破壊して、表示品質の劣化を生ずる問題点がある。

本発明は上述に鑑み、液晶工程における静電気の発生によって生ずるTPTの静電破壊を阻止して品質よく表示可能な信頼性の高い被晶表示装置の製造方法を提供することを目的とする。

回路構成図、第2図は第1図の画表部の部分平面 図、第3図は第2図におけるE-F線断面工程図 である。

これらの図において、1は石英基板、2はトランジスタ領域、3はゲート酸化膜、4はゲート電極、5はゲート信号線、6はソース領域、7はドレイン領域、8は肩間絶縁膜、9はソース・コンタクト、10はドレイン・コンタクト、11はソース信号線、12はボンディング・パッド、13はコンタクト額、14は共通短絡線、15は西素電便、16は保護、17はエッチング用窓・18は液晶配向膜、19は共通電極、20は上面ガラス板、21は液晶、22は両系部、23は垂直定を回路、そして24は水平走空回路である。

はじめに第3回の工程断面図を参照する。

まず石英基板1上に減圧CVD法によって、厚さ0.2 m程度のポリンリコン層を形成し、フォトレジストをマスクとしてプラズマエッチングによりトランジスタ領域2を形成する(第3回(a))。

次にチャネル領域を形成するために、無酸化に

より序さ0.1 m程度の酸化シリコン層を形成し、 フォトレジストをマスクに反応性イオンエッチン グによりチャネル領域とすべき部位上にゲート酸 化額3を形成する(関図(b))。

その後、誠圧 C V D 法によって厚さ 0.3 四程度 のポリシリコン層を形成し、フォトレジストをマスクとしてプラズマエッチングによりポリシリコンによるゲート電極 4 と、第 2 図に示すゲート信号線 5 とを形成する (図図 (c))。

次にフォトレジストをマスクにしてトランジスタ領域2上に、P*またはAs*を注入し、n*領域のソース領域6とドレイン領域7とを形成する(同図(d))。

その後、常圧CVD法によって厚さ1μ2程度のNSG層を形成し、フォトレジストをマスクにして反応性イオンエッチングにより、ソース・コンタクト用窓w゚とを有する層間絶縁頭8を形成する(関図(c))。

次にDCバイアス・スパッタ法によって厚さ1 pa程度のAI-Si合金層を形成し、フォトレジス トをマスクとしたウェットエッチングにより、ソース・コンタクト 9、ドレイン・コンタクト10を 形成すると同時に、第2 図に示すソース信号 11 と、第1 図に示すポンディング・パッド12を形成 する(阿図(f))。

そして面楽電極として、たとえば、ITO等の酸化版を用いるために、酸化膜の作成時にドレイン・コンタクト10を置う、酸化されないように、ドレイン・コンタクト10を置う、酸化されている属、たとえばCr膜やN1膜を、高層はマグネトロンスパッタ法により、350℃の成長をマスクにしてウェットエッチングにより、コンタクト膜13を形成する。このとを何時にゲート信号線5とソース信号線11とポンディング・パッド12とを短絡する共通短絡線14(第1因)を形成する(阿図(s))。

そして高周波マグネトロンスパッタ法により、 厚さ0.1 m 程度の I T O 膜を形成した後、フォト レジストをマスクにしてクェットエッチングによ

り、藍素電摄15を形成する(開図(h))。

そしてプラズマCVD独で厚さ0.2 m 程度の設化シリコンによる保護膜16を形成する(同図(1))。このとき、フォトレジストをマスクにしてウエットエッチングにより、上記共通短絡線14 が鮮出する第1図に示すようなエッチング用窓17を形成する。このように第1図の面溝解22を形成すると同時に、前記のCMOSプロセスにより鑑直走変回路23と水平走査回路24を形成する。

その後、被品工態によって、第1回に示す画来 第22にポリイミドによる核晶配向膜18を形成し、 ラビングを行なってから液晶21を注入し、石英基 板1と対向させて共通電極19を形成した液晶封止 用の上面ガラス板20を接着させる(質四(j))。

最後に、エッチング用窓17(第1回)を通じて共 通短幕線14をエッチングすることにより、ゲート 信号線5、ソース信号線11、およびボンディング・ パッド12とを分離し本発明の被晶数示装置の製造 方法が終る。

以上のように本発明の製造方法は製造過程で、

ゲート信号線 5。ソース信号線 11、およびポンディング・パッド 12 を共通短絡する工程を設けて、 設造中の静電気発生を防止し面素部 (TPT)の破壊を阻止するものである。

なお、上述した実施例はゲート電極として、シングルゲート構造により説明したが、これはデュアルゲートに構成されていても同様であり、またTFTとしてP*やAs*をイオン注入した n型トランジスタを使用したが、これはB*をイオン注入したp型トランジスタであってもよいこと、あるいは画素部、垂直走査回路、水平走査回路またはTPTの構造等について本発明が限定されないことは当然である。

(発明の効果)

以上、説明して明らかなように本発明は被品表示装配の製造における製薬部や、垂直走査回路や水平走査回路を構成するTFTの端子を短絡して製造するから、端子間が同電位となって静電気が発生しても嫡子間に電位差がなく、したがってTPTの参電破壊が阻止される製造方法であるから、

特開平2-242229 (4)

製造の歩留りが向上し、信頼度の高い被晶裂示数 置が製造できる大きな効果がある。

4. 図面の簡単な説明

野1 図ないし第3 図は本発明の一実施例を説明する図で、第1 図は被品表示装置の製造過程における 同路構成図、第2 図は第1 図の画素部の部分平面図、第3 図は画素部の製造過程における工程 断面図、第4 図、第5 図は従来例を説明する図で、 第4 図は被品表示装置の平面低略構成図、第5 図は画素部の部分断面図である。

1 … 石英並板、 2 … トランジスタ領域、 3 … ゲート酸化膜、 4 … ゲート電極、 5 … ゲート信号線、 6 … ソース領域、 7 … ドレイン領域、 8 … 層間絶縁膜、 9 … ソース・コンタグト、 10 … ドレイン・コンタクト、 11 … ソース信号線、 12 … ボンディング・パッド、 13 … コンタクト膜、 14 … 共通短絡線、 15 … 両素電極、 16 … 保護膜、 17 … エッチング用窓、

18 … 核晶配向膜、19 … 共通電極、

20 … 上面ガラス板、21 … 被品。 22

… 面景部、 23 … 垂直走查回路、 24


… 水平走查回路。

特許出願人 松下電子工業株式会社

代理人 星野 恒



第 1 図



5…ゲート信号線

17--エッチング用窓

11- ソース信号線

22-- 鱼景部


12-- ボンディング・パッド

23… 亲直走登回路

14-共通短絡線

24一水平走登回路

第 2 図



5--ケート信号線

6 --- ソース 領域

7…ドレイン領域


9 --- ソース・コンタクト


10…ドレイン・コンタクト


11… ソース 信号線

15…、禹素電極


特閒平2-242229 (5)







特閒平2-242229 (6)



40---石英基板

43--ゲート信号線

49-ソーズ信号機


50…ボンティング・パッド

58--- 東部

59---金直定在回路

60--水平走春回路

第5図



40--- 召吳基板

51…コンダクト族

41…ゲート酸化膜

52… 西景電極

42-ケート電極

53-保護膜

44ーソース/模域

54…沒基配向限

45--ドレイン領域

55…共通電極

46-層層絕緣膜

56-上面ガラス板

57…浓品

47-- ソース・コンタクト

48ードレイン・コンタクト